Szczegóły Produktu:
|
|
Miejsce pochodzenia: | Oryginał |
---|---|
Nazwa handlowa: | Original |
Orzecznictwo: | ISO9001:2015standard |
Numer modelu: | AS4C32M16SC-7TIN |
Zapłata:
|
|
Minimalne zamówienie: | 10 SZTUK |
Cena: | Contact us to win best offer |
Szczegóły pakowania: | Standard |
Czas dostawy: | 1-3 dni w tygodniu |
Zasady płatności: | L/C, T/T, Western Union, PayPal |
Możliwość Supply: | 10000 sztuk/miesiące |
Szczegóły informacji |
|||
Rodzaj: | SDRam | Styl instalacji: | SMD/SMT |
---|---|---|---|
Opakowanie/pudełko: | TSOP-54 | Seria: | AS4C32M16SC |
Typ produktu: | NAPARSTEK | organizacja: | 32M x 16 |
opis produktu
AS4C32M16SC-7TIN Dynamiczna pamięć o dostępie swobodnym C8051F350-GQ AD7276BRMZ Pamięć do przechowywania danych
Cechy
•Szybkie taktowanie: 133 MHz
• Rejestry trybu programowalnego - Opóźnienie CAS: 1 lub 2 lub 3 - BurstLength:1,2,4,8 lub fullpage - Typ Burst: Sequentialor Interleaved
• Automatyczne odświeżanie i samoodświeżanie
• 8192 cykli odświeżania/64 ms (7,8 µs) T≦85°C
• Tryb wyłączania
• Pojedynczy zasilacz +3,3V±0,3V
• Zakres temperatur roboczych: - Przemysłowy: TA = -40~85°C
• Interfejs: LVTTL
• - Bez Pb i bez halogenów W pełni synchroniczny z dodatnią krawędzią zegara Cztery banki kontrolowane przez BA0 i BA1 Odczyt wielokrotnych serii z operacją pojedynczego zapisu Automatyczna i kontrolowana maska danych polecenia wstępnego ładowania dla kontroli odczytu / zapisu (x8, x16, x32) Maska danych dla bajtu Control (x16,x32) Losowy adres kolumny co CLK (reguła 1-N) Dostępne w pakiecie TSOP II 86/54 Pin 400 mil, TSOPII–54 (x8, x16) TSOPII–86 (x32)
Opis
AS4C16M32SC-7TIN, AS4C32M16SC-7TIN i AS4C64M8SC-7TIN to cztery banki synchroniczne DRAM zorganizowane odpowiednio jako 4 banki x 4 MBit x32, 4 banki x 8 Mbit x 16 i 4 banki x 16 MBit x 8 MBit x 8.Te synchroniczne urządzenia osiągają wysokie szybkości przesyłania danych dla opóźnień CAS dzięki zastosowaniu architektury chipowej, która wstępnie pobiera wiele bitów, a następnie synchronizuje dane wyjściowe z zegarem systemowym.
Urządzenie zostało zaprojektowane tak, aby spełniało wszystkie standardy branżowe określone dla synchronicznych produktów DRAM, zarówno elektrycznie, jak i mechanicznie. Wszystkie obwody sterujące, adresowe, wejściowe i wyjściowe danych są zsynchronizowane z zegarem dostarczanym z zewnątrz z dodatnim zboczem
Działanie czterech banków pamięci w sposób z przeplotem umożliwia wykonywanie operacji dostępu losowego z większą szybkością niż jest to możliwe w przypadku standardowych pamięci DRAM.Sekwencyjna i bez przerw szybkość transmisji danych jest możliwa w zależności od długości impulsu, opóźnienia CAS i stopnia szybkości urządzenia.
Obsługiwane są operacje Auto Refresh (CBR) i Self Refresh.Urządzenia te działają z pojedynczym zasilaczem 3,3 V ± 0,3 V.Wszystkie komponenty 512-Mbit są dostępne w pakietach TSOPII–[86/54].
Kategoria produktu: | NAPARSTEK |
SDRAM | |
SMD/SMT | |
TSOP-54 | |
16 bitów | |
32M x 16 | |
512 Mbit | |
133 MHz | |
17 ns | |
3,6 V | |
3 V | |
60 mA | |
- 40 stopni Celsjusza | |
+ 85 stopni Celsjusza | |
AS4C32M16SC | |
Taca | |
Marka: | Pamięć Sojuszu |
Wrażliwy na wilgoć: | TAk |
Rodzaj produktu: | NAPARSTEK |
Ilość opakowania fabrycznego: | 108 |
Podkategoria: | Pamięć i przechowywanie danych |
Wpisz swoją wiadomość