XC9536XL-10VQG44I CPLD — złożone programowalne urządzenia logiczne 3.3V 36-mc CPLD

opis produktu

XC9536XL-10VQG44I CPLD — złożone programowalne urządzenia logiczne 3.3V 36-mc CPLD

Cechy

• 5 ns opóźnienia logiczne pin-to-pin

• Częstotliwość systemu do 178 MHz

• 36 makrokomórek z 800 użytecznymi bramkami

• Dostępne w małych obudowach - 44-stykowe PLCC (34 piny we/wy użytkownika) - 44-stykowe VQFP (34 piny we/wy użytkownika) - 48-stykowe CSP (36 pinów we/wy użytkownika) - 64-stykowe VQFP (36 pinów we/wy użytkownika) — bez Pb dostępne dla wszystkich pakietów

• Zoptymalizowany pod kątem wysokowydajnych systemów 3,3 V - Niski pobór mocy - Tolerancyjne dla 5 V piny we/wy akceptują sygnały 5 V, 3,3 V i 2,5 V - Możliwość wyjścia 3,3 V lub 2,5 V - Zaawansowana technologia CMOS o rozmiarze 0,35 mikrona Fast FLASH™

• Zaawansowane funkcje systemu - Możliwość programowania w systemie - Doskonałe blokowanie pinów i routowanie dzięki macierzy przełączników Fast CONNECT™ II - Bardzo szerokie 54-wejściowe bloki funkcyjne - Do 90 terminów produktu na makrokomórkę z indywidualnym przydziałem terminów produktu - Lokalna inwersja zegara z trzema zegarami globalnymi i jednym zegarem terminów produktu - Indywidualne włączanie wyjścia na pin wyjściowy - Histereza wejściowa na wszystkich wejściach pinów użytkownika i skanowania granicznego - Obwody podtrzymania magistrali na wszystkich wejściach pinów użytkownika - Pełny standard IEEE 1149.1 skanowanie granic (JTAG)

• Szybkie programowanie współbieżne

• Kontrola szybkości narastania na poszczególnych wyjściach

• Ulepszone funkcje bezpieczeństwa danych

• Doskonała jakość i niezawodność - Wytrzymałość przekraczająca 10 000 cykli programu/kasowania - 20 lat przechowywania danych - Ochrona ESD powyżej 2000 V

• Zgodność pinów z urządzeniem XC9536 z 5 V rdzeniem w 44-pinowej obudowie PLCC i 48-pinowej obudowie CSP OSTRZEŻENIE: Programowanie zakresu temperatur T_A= 0°C do +70°C

Opis

XC9536XL to 3,3 V CPLD przeznaczony do zastosowań niskonapięciowych o wysokiej wydajności w najnowocześniejszych systemach komunikacyjnych i komputerowych.Składa się z dwóch bloków funkcyjnych 54V18, zapewniających 800 użytecznych bramek z opóźnieniem propagacji wynoszącym 5 ns.Zobacz Rysunek 2, aby zapoznać się z przeglądem architektury.