Złożony programowalny układ logiczny CPLD Układ scalony układu scalonego EPM9560ARC208-10

opis produktu

EPM9560ARC208-10 SMD/SMT CPLD — złożone programowalne urządzenia logiczne

FUNKCJE:

■ Wysokowydajne programowalne urządzenia logiczne (PLD) oparte na pamięci CMOS EEPROM zbudowane w oparciu o architekturę Multiple Array MatriX (MAX®) trzeciej generacji

■ Możliwość programowania w systemie 5,0 V (ISP) dzięki wbudowanemu standardowi IEEE Std.1149.1 Interfejs wspólnej grupy działań testowych (JTAG)

■ Wbudowany obwód testowy JTAG (BST) zgodny ze standardem IEEE Std.1149.1-1990

■ Rodzina kasowalnych programowalnych urządzeń logicznych o wysokiej gęstości (EPLD) obejmująca od 6000 do 12 000 użytecznych bramek (patrz Tabela 1)

■ 10-ns opóźnienia logiczne pin-to-pin z częstotliwościami licznika do 144 MHz

■ Pełna zgodność ze specyfikacją magistrali lokalnej PCI SIG (Special Interest Group's, PCI SIG), wersja 2.2.

■ Makrokomórka z dwoma wyjściami do niezależnego wykorzystania logiki kombinatorycznej i rejestrowanej

■ FastTrack® Interconnect zapewnia szybkie, przewidywalne opóźnienia między połączeniami

■ Rejestry wejść/wyjść z funkcją kasowania i włączania zegara na wszystkich pinach we/wy

■ Programowalna kontrola szybkości narastania wyjścia w celu zmniejszenia szumów przełączania

■ Obsługa interfejsu MultiVolt™ I/O, umożliwiająca łączenie urządzeń z urządzeniami 3,3 V i 5,0 V

■ Konfigurowalny ekspander dystrybucji terminów produktów umożliwiający do 32 terminów produktów na makrokomórkę

■ Programowalny tryb oszczędzania energii dla ponad 50% redukcji mocy w każdej makrokomórce